GBT Technologies Inc. hat eine nicht-provisorische Patentanmeldung eingereicht, um eine Softwaretechnologie für die Automatisierung des elektronischen Designs (EDA) mit dem internen Codenamen Phi zu schützen. Diese Software wurde entwickelt, um die Erzeugung von wiederverwendbaren Layoutblöcken für integrierte Schaltungen (IC) zu automatisieren. Das Konzept erzeugt ein Layout entsprechend der IC-Beschreibung und zielt darauf ab, beim Design eines Mikrochips Zeit zu sparen. Der Block aus geistigem Eigentum kann als Blackbox verwendet werden, die als Plug-and-Play-Einheit in bestehende oder künftige IC-Projekte eingefügt werden kann, mit dem Ziel, Zeit zu sparen, indem ein kompletter Re-Design-Prozess vermieden wird.

Das Patent wurde am 27. September 2022 eingereicht und erhielt die Anmelde-ID: 17953378. Geistiges Eigentum (Intellectual Property, IP) in der Halbleiterindustrie ist ein wiederverwendbares Logik- oder Layoutdesign, das mit der Absicht entwickelt wird, es an mehrere Anbieter zu lizenzieren oder intern als Bausteine für verschiedene Chipdesigns zu verwenden. Die Verwendung wiederverwendbarer IPs ist eine effiziente Methode zur schnellen Entwicklung eines System on Chip (SoC).

Ein SoC ist ein IC, der aus Komponenten von Untereinheiten besteht. Er besteht in der Regel aus Kernblöcken, von denen jeder seine eigene Aufgabe erfüllt, wie z.B. interner Speicher, zentrale Verarbeitungseinheit (CPU), Ein-/Ausgabeports und mehr. Moderne SoCs können auch KI und andere komplexe Blöcke enthalten, um erweiterte Funktionen zu ermöglichen.

Die Verwendung wiederverwendbarer, vorgefertigter IP-Cores/Blöcke wird immer wichtiger, um die Entwicklungszeit des gesamten ICs zu minimieren. Die nicht-provisorische Patentanmeldung beschreibt ein System zur automatischen Generierung von IP-Blöcken für das IC-Layout, das definierte Prozessdesignregeln, Einschränkungen und die Spezifikationen des Mikrochips berücksichtigt. Das Ziel dieser IP ist es, das Design und die Kosten von IC-Projekten zu reduzieren und den von großen Systemen belegten Siliziumplatz zu verringern. GBT plant, seine Forschungs- und Entwicklungsanstrengungen in diesem Bereich fortzusetzen, um effiziente Mikrochip-Design-Projekte zu ermöglichen und damit den Time-to-Market-Faktor zu reduzieren.