Applied Materials, Inc. hat ein Portfolio von Produkten und Lösungen vorgestellt, die den Anforderungen an die Strukturierung von Chips in der "Angstrom-Ära" gerecht werden. Mit dem Übergang zu Prozessknoten bei 2nm und darunter profitieren die Chiphersteller zunehmend von neuen Materialentwicklungs- und Messtechniken, die ihnen helfen, die Herausforderungen der EUV- und High-NA EUV-Strukturierung zu meistern, wie z.B. die Rauheit der Linienkanten, die Begrenzung der Tip-to-Tip-Abstände, Brückendefekte und Fehler bei der Kantenplatzierung. Auf der letztjährigen SPIE Lithographie-Konferenz stellte Applied das Centura Sculpta Strukturierungssystem vor, mit dem Chiphersteller EUV-Doppelstrukturierungsschritte reduzieren können, indem sie die strukturierten Merkmale verlängern und die Spitzen der Merkmale näher zusammenbringen, als dies mit einer einzelnen EUV- oder High-NA EUV-Belichtung möglich ist. Applied arbeitet jetzt mit allen führenden Herstellern von Logikchips an einer wachsenden Zahl von Sculpta-Anwendungen.

Neben der Verringerung der Tip-to-Tip-Abstände verwenden die Chiphersteller Sculpta zum Beispiel zur Beseitigung von Brückendefekten, wodurch die Kosten für die Strukturierung gesenkt und die Chipausbeute verbessert werden können. Neue Ätztechnologie heilt EUV-Linienkantenrauhigkeit: EUV-Systeme erzeugen weniger Photonen, die für die scharfe Definition von Linien- und Raummustern in Photoresists erforderlich sind. Infolgedessen werden Linien mit rauen Kanten in den Wafer geätzt, was zu offenen und kurzen Schaltkreisen im Chip führen kann.

Diese ertragsmindernden Defekte treten immer häufiger auf, da die Chiphersteller Designs der Angstrom-Ära mit engeren Linien- und Zwischenraummustern umsetzen. Applied hat das Sym3 Y Magnum Ätzsystem eingeführt, das Abscheidungs- und Ätztechnologie in derselben Kammer kombiniert. Das einzigartige System scheidet Material entlang der rauen Kanten ab, wodurch die EUV-Linienmuster glatter werden, bevor sie in den Wafer geätzt werden. Dies ermöglicht eine Steigerung der Ausbeute und eine Verringerung des Linienwiderstands, um die Chipleistung und den Stromverbrauch zu verbessern.

In der Foundry-Logik wurde Sym3 Y Magnum bereits für kritische Ätzanwendungen bei führenden Chip-Herstellern eingesetzt und wird nun für die EUV-Strukturierung in Angstrom-Ära-Knoten eingesetzt. Im Speicherbereich ist Sym3 Y Magnum die am häufigsten eingesetzte Ätztechnologie für die EUV-Strukturierung von DRAM. Applied hat den Producer XP Pioneer CVD (chemische Gasphasenabscheidung)?

Strukturierungsfilm. Der Pioneer-Film wird vor der Verarbeitung von Fotolackmustern auf den Wafer aufgebracht und wurde speziell entwickelt, um die gewünschten Muster mit außergewöhnlicher Genauigkeit auf den Wafer zu übertragen. Pioneer basiert auf einer einzigartigen Kohlenstoffformel mit hoher Dichte, die gegenüber den in den modernsten Prozessknoten verwendeten Ätzchemikalien widerstandsfähiger ist und dünnere Filmstapel mit überragender Gleichmäßigkeit der Seitenwandmerkmale ermöglicht.

Pioneer wurde bereits von führenden Speicherherstellern für die DRAM-Strukturierung eingesetzt. Pioneer wurde gemeinsam mit der Sculpta-Technologie von Applied optimiert, die es den Strukturierungsingenieuren ermöglicht, die Musterdehnung zu maximieren und gleichzeitig die Kontrolle über das ursprüngliche EUV-Muster zu behalten. Pioneer wurde außerdem gemeinsam mit dem neuen Ätzsystem Sym3 Y Magnum optimiert, um eine höhere Selektivität und bessere Kontrolle als bei herkömmlichen Kohlenstoffschichten für kritische Ätzanwendungen in der Logik- und Speicherverarbeitung zu ermöglichen.

Die eBeam-Metrologiesysteme von Applied werden von den weltweit führenden Logik- und Speicherunternehmen zur Entwicklung und Kontrolle ihrer kritischsten EUV-Strukturierungsanwendungen eingesetzt. Eine große Herausforderung besteht darin, die Milliarden von Merkmalen auf jeder Schicht genau zu definieren und zu platzieren, so dass sie mit den gegenüberliegenden Merkmalen auf der nächsten Schicht des Chips richtig ausgerichtet sind. Kleine Platzierungsfehler verringern die Leistung und den Stromverbrauch des Chips, und große Fehler führen zu ertragsmindernden Defekten.

Applied hat Aselta Nanographics übernommen, einen Technologieführer in der designbasierten Metrologie unter Verwendung von Konturen. Mit Hilfe von Konturen können die Ingenieure für die Strukturierung um Größenordnungen mehr Daten über die Formen sammeln, die ihre Rezepte in den Strukturierungsfilmen und auf dem Wafer erzeugen. Diese Daten werden in die Lithographie und den Prozessablauf zurückgeführt, um genauere Merkmale und Platzierungen auf dem Chip zu erzeugen.