Cadence Design Systems, Inc. gab bekannt, dass die Cadence® IP für GDDR6 auf der N5-Prozesstechnologie von TSMC siliziumerprobt ist und damit die bisherigen 16Gbps-Designs von Cadence übertrifft. Die GDDR6 IP ist für Speicheranwendungen mit sehr hohen Bandbreiten gedacht, darunter Hyperscale Computing, 5G-Kommunikation, Automotive und Consumer. Sie besteht aus Cadence PHY und Controller Design IP sowie Verification IP (VIP). GDDR6 eignet sich besonders gut für die Speicherschnittstelle in Chips für künstliche Intelligenz und maschinelles Lernen (AI/ML), die aufgrund der wachsenden Zahl von AI-Inferencing-Anwendungen immer häufiger eingesetzt werden.

Kunden können die Entwicklung beschleunigen und das Risiko reduzieren, wenn sie Cadence- und TSMC-Technologien für das Design dieser Chips verwenden, die mit GDDR6-Speicher verbunden sind. Die Cadence IP für GDDR6 bei TSMC N5 bietet mit 22 Gbps eine mehr als 2-fache Datenrate im Vergleich zu anderen Standards der neuesten Generation wie DDR5 und LPDDR5 und ist 37% schneller als die bisherigen 16 Gbps Designs von Cadence. Eine verbesserte Architektur ermöglicht eine Bandbreite von bis zu 22Gbit/sec pro Pinu704Gbit/sec pro Chipuüber den gesamten Bereich der Betriebsbedingungen, mit geringer Betriebs- und Leerlaufleistung sowie einer niedrigen Bitfehlerrate (BER) für höhere Zuverlässigkeit und größere Bandbreite.

Die entsprechende GDDR6-Controller-IP bietet eine Vielzahl von Leistungs- und Zuverlässigkeitsmerkmalen, die aus den DDR-Controller-Designs von Cadence abgeleitet wurden.