Arteris, Inc. und Andes Technology gaben ihre Partnerschaft bekannt, um Innovationen für RISC-V-basierte SoC-Designs für KI-, 5G-, Netzwerk-, Mobil-, Speicher-, AIoT- und Raumfahrtanwendungen voranzutreiben. Die Andes QiLai RISC-V Plattform ist ein Entwicklungsboard mit einem QiLai SoC, das die Andes? RISC-V Prozessor-IPs zusammen mit Arteris FlexNoC Interconnect-IP für die On-Chip-Konnektivität.

Der QiLai SoC integriert den Andes 64-Bit AX45MP Multiprozessor (vier Kerne in einem Cluster), der mit 2,2 GHz läuft, und den NX27V Vektorprozessor, der mit 1,5 GHz läuft, unter Verwendung von Arteris Network-on-Chip (NoC) Interconnect IP mit Subsystemen für PCIe, DDR, SRAM und General Purpose IO unter Verwendung des AMBA AXI Protokolls. Die unterstützende Software umfasst die OpenSUSE Linux-Distribution, AndeSight? toolchains, AndeSoft?

Software-Stacks und AndesAIRE? NN SDK zur Konvertierung von AI/ML-Modellen in ausführbare Dateien. Arteris?

FlexNoC non-coherent NoC IP und Ncore cache-coherent NoC IP ermöglichen eine skalierbare, latenzarme und energieeffiziente On-Chip-Kommunikation, um eine überlegene Leistung in komplexen SoC-Designs zu erzielen. Die Technologie erleichtert die Integration von leistungsstarken, stromsparenden CPU-IPs und verbessert die Systemfunktionalität und Interoperabilität, insbesondere innerhalb des wachsenden RISC-V Ökosystems. Diese konfigurierbare und anpassungsfähige Interconnect-Lösung lässt sich nahtlos mit verschiedenen Komponenten verbinden, um Risiken zu minimieren und die Markteinführung zu beschleunigen.

Durch die Verbindung gut getesteter CPU-IP-Blöcke können Systementwickler die NoC-IPs von Arteris nutzen, um die Zuverlässigkeit und Qualität von SoCs der nächsten Generation zu verbessern.