SEALSQ Corp. gab bekannt, dass das Unternehmen die Produktionsphase von Entwicklungsmustern seiner neuen quantenresistenten Hardwareplattform QS7001? eingeleitet hat.

Gleichzeitig nutzt das Unternehmen dieses Design, um kundenspezifische ASICs für mehrere große Marktteilnehmer zu entwickeln. Dank der Investitionen des Unternehmens und der Konzentration auf das QUASARs Post-Quantum-Projekt kommt das Ingenieurteam bei der Entwicklungs-Roadmap zügig voran. Nach dem Abschluss der Designphase hat das Team nun den nächsten Schritt eingeleitet: die Produktion der ersten technischen Muster, die noch vor Jahresende von den Zulieferern an SEALSQ geliefert werden sollen.

Die QS7001? RISC V quantenresistente Plattform wird als Basis für die nächste Generation von SEALSQs Post Quantum Secure Microcontroller und TPM-Produkten dienen: VaultIQ?. Die Hardware des Chips wird der anspruchsvollen Zertifizierungsstufe Common Criteria EAL5+ entsprechen, während die Firmware, auf der die Post-Quantum-Algorithmen "Kyber" und "Dilithium" von CRYSTAL laufen, nach NIST FIPS 140-3 zertifiziert sein wird.

SEALSQ hat außerdem einen strategischen Schritt eingeleitet, um die leistungsstarke Hardware-Architektur des neuen Chips zu nutzen, indem es sich an mehrere große Elektronikhersteller gewandt hat, um die Entwicklung kundenspezifischer quantenresistenter Chips zu erörtern, die auf dem QS7001 basieren und anwendungsspezifische Kundenanforderungen integrieren. Mit dem Einstieg in das Segment der Post-Quantum-ASICs unternimmt das Unternehmen einen strategischen Schritt in seiner kommerziellen und industriellen Strategie und ebnet den Weg für eine bedeutende neue Pipeline von Geschäftsmöglichkeiten und Einnahmen. Aus finanzieller Sicht beinhalten ASIC-Entwicklungsverträge in der Regel eine vorweggenommene und beträchtliche Zahlung des Kunden zur Deckung einmaliger Ausgaben, die den technischen Entwicklungsgebühren entsprechen.

Aus industrieller Sicht passt diese Initiative besonders gut zu SEALSQs aktuellem Projekt, ein Zentrum für Halbleiterdesign und Personalisierung zu errichten, da dessen technische Ressourcen die kommenden ASICs-Aktivitäten des Unternehmens unterstützen werden.