Cadence Design Systems, Inc. kündigte die Cadence® Verisium™ Artificial Intelligence (AI)-Driven Verification Platform an, eine Suite von Anwendungen, die Big Data und AI nutzen, um Verifikationsaufgaben zu optimieren, die Abdeckung zu erhöhen und die Ursachenanalyse von Fehlern zu beschleunigen. Die Verisium Plattform basiert auf der neuen Cadence Joint Enterprise Data and AI (JedAI) Plattform und ist nativ in die Cadence Verifikations-Engines integriert. Da die Komplexität von SoCs immer weiter zunimmt, ist die Verifikation zu einem kritischen Pfad für die Markteinführung von Systemen geworden, der oft deutlich mehr Rechenleistung und Personalressourcen beansprucht als jede andere Aufgabe der Siliziumentwicklung.

Die Veröffentlichung der Verisium-Plattform stellt einen Generationswechsel dar: weg von Algorithmen für einen einzigen Durchlauf und eine einzige Engine in der elektronischen Designautomatisierung (EDA) hin zu Algorithmen, die Big Data und KI nutzen, um mehrere Durchläufe mehrerer Engines über eine gesamte SoC-Design- und Verifikationskampagne zu optimieren. Durch den Einsatz der Verisium-Plattform werden alle Verifikationsdaten, einschließlich Wellenformen, Abdeckungen, Berichte und Protokolldateien, in der Cadence JedAI-Plattform zusammengeführt. Aus diesen Daten werden Modelle des maschinellen Lernens (ML) erstellt und andere proprietäre Metriken ausgewertet, um eine neue Klasse von Tools zu ermöglichen, die die Verifikationsproduktivität drastisch verbessern.

Mit der Cadence JedAI Platform ist Cadence in der Lage, seine Software-Innovationen im Bereich Daten und KI zu vereinheitlichen - von der KI-gesteuerten Verifikation von Verisium über die KI-gesteuerte Implementierung von Cadence Cerebrus™ Intelligent Chip Explorer bis hin zur KI-gesteuerten Systemanalyse von Optimality™ Intelligent System Explorer. Die erste Suite von Apps, die in der Verisium-Plattform verfügbar sind, ist wie folgt: Verisium AutoTriage: Erstellt ML-Modelle, die dabei helfen, die sich wiederholende Aufgabe der Regressionsfehlersichtung zu automatisieren, indem sie Testfehler mit gemeinsamen Grundursachen vorhersagen und klassifizieren. Verisium SemanticDiff: Bietet eine algorithmische Lösung für den Vergleich mehrerer Quellcoderevisionen einer IP oder eines SoC, die Klassifizierung dieser Revisionen und die Einstufung, welche Aktualisierungen das Systemverhalten am stärksten beeinträchtigen, um potenzielle Fehlerherde zu identifizieren.

Verisium WaveMiner: Wendet leistungsstarke KI-Engines an, um Wellenformen aus mehreren Durchläufen zu analysieren und festzustellen, welche Signale zu welchen Zeiten am ehesten die Ursache für einen Testfehler darstellen. Verisium PinDown: Integriert sich in die Cadence JedAI-Plattform und in branchenübliche Revisionskontrollsysteme, um ML-Modelle von Quellcodeänderungen, Testberichten und Protokolldateien zu erstellen, um vorherzusagen, welche Quellcode-Check-ins am wahrscheinlichsten zu Fehlern geführt haben. Verisium Debug: Bietet eine ganzheitliche Debug-Lösung von IP bis SoC und von Single-Run bis Multi-Run, die schnelle und umfassende interaktive und Post-Process-Debug-Flows mit Wellenform-, Schaltplan-, Treiber-Tracing- und SmartLog-Technologien bietet.

Verisium Debug ist nativ mit der Cadence JedAI-Plattform und anderen Verisium-Apps integriert, um eine KI-gesteuerte Ursachenanalyse zu ermöglichen, die den gleichzeitigen automatischen Vergleich von bestandenen und fehlgeschlagenen Tests unterstützt. Verisium Manager: Bringt Cadence's Full-Flow-IP- und SoC-Level-Verifikationsmanagementlösung mit Verifikationsplanung, Job Scheduling und Multi-Engine-Coverage nativ auf die Cadence JedAI Platform und erweitert sie um die Unterstützung von KI-gesteuerter Testsuite-Optimierung zur Verbesserung der Effizienz von Compute-Farms. Verisium Manager lässt sich auch direkt mit anderen Verisium-Apps integrieren und ermöglicht so die interaktive Bereitstellung der gesamten Verisium-Plattform auf Knopfdruck über eine einheitliche, browserbasierte Managementkonsole.

Die Verisium AI-Driven Verification Platform ist Teil des Cadence Verification Full Flow, der die Palladium® Z2 Emulation, Protium™ X2 Prototyping, Xcelium™ Simulation, die Jasper™ Formal Verification Platform und das Helium™ Virtual and Hybrid Studio umfasst. Der Cadence Verification Full Flow liefert den höchsten Verifikationsdurchsatz an gefundenen und ursächlichen Fehlern pro investiertem Dollar pro Tag der Projektausführung. Die Verisium-Plattform und der Verifikations-Full-Flow unterstützen die Intelligent System Design™ Strategie des Unternehmens und ermöglichen ein hervorragendes SoC-Design.