Cadence Design Systems, Inc. hat in Zusammenarbeit mit TSMC einen Node-to-Node Design-Migrationsfluss entwickelt, der auf der Cadence® Virtuoso® Design-Plattform für kundenspezifische/analoge IC-Blöcke basiert, die die fortschrittlichen Prozesstechnologien von TSMC nutzen. Die F&E-Teams von Cadence und TSMC arbeiteten zusammen, um sicherzustellen, dass der Virtuoso Schaltplan-Editor und der Layout-Editor ein Quelldesign auf TSMC N5- und N4-Prozesstechnologien automatisch auf ein neues Design auf TSMC N3E-Prozesstechnologie migrieren. Erste Tests des neuen Migrationsflusses für analoge Design-IPs haben gezeigt, dass die Designzeit für gängige analoge Blöcke im Vergleich zur manuellen Migration mehr als 2,5 Mal schneller war.

Die in die Virtuoso-Designplattform integrierte Virtuoso Application Library Environment Schematic Migration-Lösung migriert automatisch die Zellen, Parameter, Pins und Verdrahtungen eines Quellschemas von einem Prozessknoten zu einer anderen Technologie. Der Zielschaltplan wird dann mit Hilfe der Simulationsumgebung und der Schaltungsoptimierungstechnologie der Virtuoso ADE Product Suite abgestimmt und optimiert, um sicherzustellen, dass der neue Schaltplan alle erforderlichen Messziele erfüllt. Die Virtuoso Layout Suite unterstützt die Wiederverwendung bestehender Layouts auf einer bestimmten Prozesstechnologie, um ein migriertes Layout schnell auf einer neuen Prozesstechnologie neu zu erstellen, wobei eine benutzerdefinierte Platzierungs- und Routenautomatisierung verwendet wird.

Dank der Templates der Virtuoso Layout Suite, der Analog-Mapping-Technologie von TSMC und der Routing-Technologie der Virtuoso Design-Plattform können Designer automatisch Gruppen von Bauteilen in einem bestehenden Layout erkennen und extrahieren und Templates auf ähnliche Gruppen im neuen Layout anwenden. Die Cadence Virtuoso Designplattform unterstützt die Cadence Intelligent System Designo Strategie, die ein hervorragendes System-on-Chip (SoC) Design ermöglicht.